| Perancangan Dan Pembuatan Inverter Satu Fase Dengan Mekanisme Kalang Tertutup Tegangan Terjaga:Simulasi & Pengujian Mekanisme Tampa Kendali | |
|---|---|
| Pernyataan Tanggungjawab | |
| Pengarang | Vasdrawiena, San Afillah - Personal Name wijaya, F Danang - Personal Name Firmansyah, Eka - Personal Name |
| Edisi | |
| No. Panggil | SK 3672 TE-2018 R |
| ISBN/ISSN | EIS03672 |
| Subyek | |
| Klasifikasi | SK |
| Judul Seri | |
| GMD | Skripsi TE |
| Bahasa | Indonesia |
| Penerbit | Jurusan Teknik Elektro Dan Teknologi Informasi FT UGM |
| Tahun Terbit | 2018 |
| Tempat Terbit | Yogyakarta |
| Deskripsi Fisik | xv + 60 hal, ill, 30 cm |
| Info Detil Spesifik | |
| Lampiran Berkas | LOADING LIST... |
| Ketersediaan | LOADING LIST... |
