| Sistem Pengaman Arus Lebih Pada Inverter 1 Fase Yang Terhubung Jaringan Listrik | |
|---|---|
| Pernyataan Tanggungjawab | |
| Pengarang | Setiawan, Hery Teguh - Personal Name Suharyanto - Personal Name Wijaya, F. Danang - Personal Name |
| Edisi | |
| No. Panggil | TS 1222 REG-2016 S2 |
| ISBN/ISSN | TSR01222 |
| Subyek | |
| Klasifikasi | TS |
| Judul Seri | |
| GMD | Tesis REGULER |
| Bahasa | Indonesia |
| Penerbit | Jurusan Teknik Elektro Dan Teknologi Informasi FT UGM |
| Tahun Terbit | 2016 |
| Tempat Terbit | Yogyakarta |
| Deskripsi Fisik | xiv + 111 hal, ill, 30 |
| Info Detil Spesifik | |
| Lampiran Berkas | LOADING LIST... |
| Ketersediaan | LOADING LIST... |
