| Perbandingan Kinerja Perkalian Biner 8 BIT Algoritma Booth Dan Wallace Tree Yang Diimplementasikan Dalam FPGA | |
|---|---|
| Pernyataan Tanggungjawab | |
| Pengarang | Prihandika, Advis - Personal Name Suwastono, Addin - Personal Name Sutopo, Bambang - Personal Name |
| Edisi | |
| No. Panggil | SK 2364 TE-2010 R |
| ISBN/ISSN | EIS02364 |
| Subyek | |
| Klasifikasi | SK |
| Judul Seri | |
| GMD | Skripsi TE |
| Bahasa | Indonesia |
| Penerbit | Jurusan Teknik Elektro FT UGM |
| Tahun Terbit | 2010 |
| Tempat Terbit | Yogyakarta |
| Deskripsi Fisik | xv + 100 hal, ill, 30 cm |
| Info Detil Spesifik | |
| Lampiran Berkas | LOADING LIST... |
| Ketersediaan | LOADING LIST... |
